Requested Patent: WO0243151A1

Title: SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME :

Abstracted Patent: WO0243151;
Publication Date: 2002-05-30

Inventor(s):

SHIMIZU AKIHIRO (JP); OOKI NAGATOSHI (JP); NONAKA YUSUKE (JP); ICHINOSE KATSUHIKO (JP) :

Applicant(s):

HITACHI LTD (JP); HITACHI ULSI SYS CO LTD (JP); SHIMIZU AKIHIRO (JP); OKI NAGATOSHI (JP): NONAKA YUSUKE (JP); ICHINOSE KATSUHIKO (JP) ;

Application Number: WO2001JP05633 20010629 ;

Priority Number(s): JP20000356497 20001122 ;

IPC Classification: H01L27/092; H01L21/8238;

Equivalents:

AU6788001, CN1449585, KR20070087135, TW536726B, US2004029323, US2007023843, US7115954:

#### ABSTRACT:

A semiconductor device comprising an n-channel conductivity type field-effect transistor having a channel forming region in a first region in one major surface of a semiconductor substrate, and a p-channel conductivity type field-effect transistor having a channel forming region in a second region different from the first region in the one major surface of the semiconductor substrate, wherein the inner stress generated in the channel forming region of the n-channel conductivity type field-effect transistor is different from the inner stress generated in the channel forming region of the p-channel conductivity type field-effect transistor is a tensile stress and the inner stress generated in the channel forming region of the n-channel conductivity type field-effect transistor is a tensile stress and the inner stress generated in the channel forming region of the p-channel conductivity type field-effect transistor is a tensile stress and the inner stress generated in the channel forming region of the p-channel conductivity type field-effect transistor is a compressive stress.

#### (19) 世界知的所有権機関 国際事務局



# 

ULSI SYSTEMS CO., LTD.) [JP/JP]: 〒187-8522 東京

#### (43) 国際公開日 2002 年5 月30 日 (30.05,2002)

(51) 国際特許分類?:

C

C

PCT

H011, 27/092 21/8238

# (10) 国際公開番号 WO 02/43151 A1

				都小平市上水本町5丁目22番1号 Tokyo (JP).
(21)	国際出願番号:	PCT/JP01/05633	(53)	Pennistration to be and
(22)	国際出願日:	2001年6月29日(29.06.2001)	`'	発明者; および 発明者/出願人 (米国についてのみ): 清水昭博 (SHIMIZU, Akibiro) [JP/JP]. 大木長斗司 (OOKI, Na-
(25)	国際出願の言語:	日本語		gatoshi) [JP/JP]; 〒187-8522 東京都小平市上水本町5 丁目22番1号 株式会社 日立超エル・エス・アイ・シ
(26)	国際公開の言語:	日本語		ステムズ内 Tokyo (JP). 野中裕介 (NONAKA, Yusuke) [JP/JP]. 一瀬勝彦 (ICHINOSE, Katsuhiko) [JP/JP]; 〒 198-8512 東京都青梅市新町六丁目16番地の3 株式会
(30)	優先権データ: 特願 2000-356497			社 日立製作所 デバイス 開発センタ内 Tokyo (JP).
		2000年11月22日(22.11.2000) JP	(74)	代理人: 秋田収喜(AKITA, Shuki): 〒114-0013 東京都

(71) 出願人 /米国を除く全ての指定国について): 株式会社 日立製作所 (HITACHI, LTD) [JP/JP]; 〒101-8010 東京 都千代田区神田駿河台四丁目6番地 Tokyo (JP). 株式会 社 日立超エル・エス・アイ・システムズ (HITACHI


(74) 代理人: 秋田収喜(AKITA, Shuki); 〒114-0013 東京都 北区東田端1丁目13番9号 ツインビル田端B 2階 Tokyo (JP).

(81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM,

/統葉有7

(54) Title: SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME

(54) 発明の名称: 半導体装置及びその製造方法



(57) Abstract: A semiconductor device comprising an n-channel conductivity type field-effect transistor having a channel forming region in a first region in one major surface of a semiconductor substrate, and a p-channel conductivity type field-effect transistor having a channel forming region in a second region different from the first region in the one major surface of the semiconductor substrate, wherein the inner stress generated in the channel forming region of the n-channel conductivity type field-effect transistor is different from the inner stress generated in the channel forming region of the p-channel conductivity type field-effect transistor. The inner stress generated in the channel forming region of the n-channel conductivity type field-effect transistor is a tensile stress and the inner stress generated in the channel forming region of the p-channel conductivity type field-effect transistor is a compressive stress.

DZ, EE, ES, FL GB, GD, GE, GH, GM, HR, HU, ID, IL. IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL. PT. RO. RU. SD. SE, SG, SL SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW,

(84) 指定国 (広域): ARIPO 特許 (GH. GM. KE. LS. MW. MZ, SD, SL, SZ, TZ, UG, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, のガイダンスノート」を参照。

LU, MC, NL, PT, SE, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).

#### 添付公開書類: 国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの参照に掲載されている「コードと略語

#### (57) 要約:

半導体基板の一主面の第1の領域にチャネル形成領域が構成されたn チャネル導電型電界効果トランジスタと、前記半導体基板の一主面の第 1の領域と異なる第2の領域にチャネル形成領域が構成された p チャネ ル導電型電界効果トランジスタとを有する半導体装置であって、前記n チャネル導電型電界効果トランジスタのチャネル形成領域に発生する内 部応力と、前記pチャネル導電型電界効果トランジスタのチャネル形成 領域に発生する内部応力とが、各々で異なっている。前記nチャネル導 電型電界効果トランジスタのチャネル形成領域に発生する内部応力は引 っ張り応力であり、前記pチャネル導電型電界効果トランジスタのチャ ネル形成領域に発生する内部応力は圧縮応力である。

### 明細書

半導体装置及びその製造方法

## 技術分野

5

10

本発明は、半導体装置及びその製造技術に関し、特に、同一基板に n チャネル導電型MISFET及びpチャネル導電型MISFETを有す る半導体装置及びその製造技術に適用して有効な技術に関するものであ る。

## 背景技術

- 半導体装置に搭載される電界効果トランジスタとして、MISFET (Metal Insulator Semiconductor Field Effect Transistor) と呼称される絶縁ゲート型電界効果トランジスタが知られている。この MISFETは、高集積化し易いという特徴を持っていることから、集 積回路を構成する回路素子として広く用いられている。
- MISFETは、nチャネル導電型及びpチャネル導電型を問わず、一般的に、チャネル形成領域、ゲート総繰膜、ゲート電極、ソース領域及びドレイン領域等を有する構成となっている。ゲート絶繰膜は、半導体基板の回路形成面(一主面)の素子形成領域に設けられ、例えば酸化シリコン膜で形成されている。ゲート電極は、半導体基板の回路形成面の素子形成領域上にゲート絶縁膜を介在して設けられ、例えば抵抗値を低減する不純物が導入された多結晶シリコン膜で形成されている。チャネル形成領域は、ゲート電極と対向する半導体基板の領域(ゲート電極直下)に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長方向における面側に設けられた半導体領域(不純物

拡散領域)で形成されている。

なお、MISFETにおいて、ゲート絶縁膜が酸化シリコン膜からなるものは、通常、MOSFET (Metal Oxide Semiconductor Field Effect Transistor)と呼ばれている。また、チャネル形成領域とは、ソース領域とドレイン領域とを結ぶ電流通路 (チャネル)が形成される

# 発明の開示

領域を言う。

5

10

ところで、0.1 μmレベル時代の超微細CMIS(Complementary MIS)プロセスでは、新素材の導入、MISFETの短チャネル効果抑制等の理由から低温化が進んでいる。これは、素子中にプロセス起因の 残留応力を残しやすい。プロセス起因の残留応力は、半導体基板の回路 形成面の表層部、即ちMISFETのチャネル形成領域に働く。

一般的な C M I S (相補型 M I S) プロセスでは、例えば半導体基板 15 の回路形成面上に層間絶縁膜を形成する場合、 n チャネル導電型 M I S F E T 及び p チャネル導電型 M I S F E T 上で同一材料を用いてきた結果、同一チップ内において M I S F E T のチャネル形成領域に働く応力はほぼ同じであった。また、通常は、プロセス的な工夫により、 n チャネル導電型 M I S F E T 及び p チャネル導電型 M I S F E T のチャネル 20 形成領域に働く応力の低減化を図ってきた。

また、チャネル形成領域の応力に対するトランジスタ特性の変化については、ドレイン電流 (Id) が流れる方向 (ゲート長方向) と同じ向きに応力をかけた場合、

- (1) nチャネル導電型MISFETのドレイン電流は、圧縮応力で減25 少し、引っ張り応力で増加すること、
  - (2) pチャネル導電型MISFETのドレイン電流は、圧縮応力で増

25

加し、引っ張り応力で減少することが知られている。

しかし、その変化は高々数%以下であった(文献: IEEE TRANSACTIONS ON ELECTRON DEVICES .VOL.38.NO.4.APRIL 1991 p898~p900 参照)。これは、例えばゲート長寸法が1μmのような長寸法のプロセス世代では、十分高温長時間のアニールがなされていたことにもよる。

本発明者等は、前述の技術を検討した結果、以下の問題点を見出した。 MISFETのゲート長を0.1 μm付近まで微細化し、プロセスを 低温化すると、残留応力が増大し、チャネル形成領域の応力によるトラ ンジスタ特性への影響がとても大きくなることがわかった。

10 例えば、MISFETの形成後に層間絶縁膜を兼ねたセルファラインコンタトク用のプラズマCVD窒化膜(プラズマCVD法によって形成される窒化膜)の形成条件を変えると、膜中の応力が圧縮方向から引っ張り方向へと大きく変化し、これに応じてMISFETのトランジスタ特性も大きく変化することがわかった。これを第2図のドレイン電流の15 層間絶縁膜応力依存性に示す。但し、図中の応力の値は、MISFETのチャネル形成領域の内部応力を現すものではなく、層間絶縁膜を被膜した後のウェーハの反りから換算して求めた層間絶縁膜自身の値である。応力による影響は、前述の文献と同じ傾向であるが、その大きさが±10~20%と一桁以上大きくなっている。更に、nチャネル導電型M
20 ISFETとpチャネル導電型MISFETとでは、膜の応力に応じて

従って、層間絶縁膜等の形成条件を変えて内部応力の大きさが変わると、 n チャネル 導電型 M I S F E E T 及び p チャネル 導電型 M I S F E T のドレイン電流が相反する動きを示し、 両素子のドレイン電流を同時に向上できないという問題があった。

ドレイン電流の増減が明らかに逆の方向を示す。

また、更に、 $0.1\mu$ mレベル以降では、この応力によるドレイン電

20

25

流の変動が±10~20%以上にもなり、nチャネル導電型MISFE Tとpチャネル導電型MISFETとのドレイン電流のパランスが変化 するという問題があった。

本発明の目的は、nチャネル導電型電界効果トランジスタ及びpチャ 5 ネル導電型電界効果トランジスタの電流駆動能力の向上を図ることが可 能な技術を提供することにある。

本発明の他の目的は、nチャネル導電型電界効果トランジスタ及び p チャネル導電型電界効果トランジスタのうち、一方のトランジスタの電 流駆動能力の低下を抑制し、他方のトランジスタの電流駆動能力の向上 を図ることが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述 及び添付図面によって明らかになるであろう。

本順において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

15 (1) 半導体基板の一主両の第1の領域にチャネル形成領域が構成された n チャネル導電型電界効果トランジスタと、前記半導体基板の一主面の第1の領域と異なる第2の領域にチャネル形成領域が構成された p チャネル導電型電界効果トランジスタとを有する半導体装置であって、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域に発 生する内部応力は引っ張り応力であり、

前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する内部応力は圧縮応力である。

(2) 半導体基板の一主面の第1の領域にチャネル形成領域が構成された n チャネル導電型電界効果トランジスタと、前記半導体基板の一主面の第1の領域と異なる第2の領域にチャネル形成領域が構成された p チャネル準電型電界効果トランジスタとを有する半導体装置であって、

前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する内部応力が圧縮応力の場合、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する圧縮応力の方が前記nチャネル導電型電界効果トランジスタのチャネル形成領域に発生する圧縮応力よりも大きい。

- (3) 半導体基板の一主面の第1の領域にチャネル形成領域が構成された n チャネル導電型電界効果トランジスタと、前記半導体基板の一主面の第1の領域と異なる第2の領域にチャネル形成領域が構成された p チャネル導電型電界効果トランジスタとを有する半導体装置であって、
- 10 前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する内部応力が引っ 張り応力の場合、前記nチャネル導電型電界効果トランジスタのチャネ ル形成領域に発生する引っ張り応力の方が前記pチャネル導電型電界効 果トランジスタのチャネル形成領域に発生する引っ張り応力よりも大き
  - (4) 半導体基板の一主面の第1の領域にチャネル形成領域が構成された n チャネル導電型電界効果トランジスタと、前記半導体基板の一主面の第1の領域と異なる第2の領域にチャネル形成領域が構成された p チャネル導電型電界効果トランジスタとを有する半導体装置であって、
- 20 前記nチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる膜、及び前記pチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる膜のうち、少なくとも一方の膜を有する。
  - (5) 前記手段(4) に記載の半導体装置において、
- 25 前記膜は窒化シリコン系の膜である。窒化シリコン系の膜としては、 LP-CVD (Low Pressure-Chemical Vapor Deposition:滅圧

気相化学成長)法で被膜された窒化シリコン(例えば $Si_sN_4$ )膜、プラズマCVD法で被膜された窒化シリコン(例えば $Si_sN_4$ )膜、及び枚薬熱 CVD法で被膜された窒化シリコン(例えば $Si_sN_4$ )膜等である。

5 (6) 前記手段(4) に記載の半導体装置において、

前記 n チャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる膜は、前記半導体基板の一主面上に前記 n チャネル導電型電界効果トランジスタを覆うようにして形成された膜であり、

前記 P チャネル導電型電界効果トランジスタのチャネル形成領域に圧 10 縮応力を発生させる膜は、前記半導体基板の一主面上に前記 P チャネル 導電型電界効果トランジスタを覆うようにして形成された膜である。

(7) 前記手段(4) に記載の半導体装置において、

前記 n チャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる膜は、前記 n チャネル導電型電界効果トランジスタのゲート電極、又は前記ゲート電極の側壁に形成されたサイドウォールスペーサであり、

前記pチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる膜は、前記pチャネル導電型電界効果トランジスタのゲート電極、又は前記ゲート電極の側壁に形成されたサイドウォール

20 スペーサである。

(8) 半導体基板の一主面の第1の領域にチャネル形成領域が構成された n チャネル導電型電界効果トランジスタと、前記半導体基板の一主面の第1の領域と異なる第2の領域にチャネル形成領域が構成された p チャネル導電型電界効果トランジスタとを有する半導体装置の製造方法で

25 あって、

15

前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電

型電界効果トランジスタを形成した後、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる膜、及び前記pチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる膜のうち、少なくとも一方の膜を形成する工程を含む。

5 (9) 前記手段(8) に記載の半導体装置の製造方法において、

前記膜は窒化シリコン系の膜である。

前配nチャネル導電型電界効果トランジスタ及び前記pチャネル導電 型電界効果トランジスタを形成する工程と、

前記半導体基板の一主面の第1の領域上及び第2の領域上に、前記p 15 チャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を 発生させる絶縁職を形成する工程と、

前記半導体基板の一主面の第2の領域上における前記絶縁膜に不純物 を選択的に導入して、前記ロチャネル導電型電界効果トランジスタのチャネル形成領域に発生する圧縮応力を緩和する工程とを含む。

- 20 (11) 半導体基板の一主面の第1の領域にチャネル形成領域が構成されたnチャネル導電型電界効果トランジスタと、前記半導体基板の一主面の第1の領域と異なる第2の領域にチャネル形成領域が構成された p チャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
- 25 前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタを形成する工程と、

15

2.0

前記半導体基板の一主面の第1の領域上及び第2の領域上に、前記n チャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応 力を発生させる絶縁膜を形成する工程と、

前記半導体基板の一主面の第1の領域上における前記絶縁膜に不純物 5 を選択的に導入して、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する引っ張り応力を緩和する工程とを含む。

本発明のポイント部分の構成を以下に説明する。

本発明のポイントは、nチャネル導電型電界効果トランジスタ及びn チャネル導電型電界効果トランジスタの各々のチャネル形成領域に働く 応力の向き、或いは大きさを、各々のドレイン電流が増加する方向に制 御することである。例えば以下のようにする。

- 1) nチャネル導電型電界効果トランジスタのチャネル形成領域に対して引っ張り応力、pチャネル導電型電界効果トランジスタのチャネル形成領域に対して圧縮応力が働くように、半導体基板の一主面上に形成される膜の材料をnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタで変更する。
- 2) 圧縮応力がnチャネル導電型電界効果トランジスタ及びpチャネル 導電型電界効果トランジスタのチャネル形成領域に働く場合には、nチャネル導電型電界効果トランジスタのチャネル形成領域に働く圧縮応力 がpチャネル導電型電界効果トランジスタのチャネル形成領域に働く圧 縮応力よりも小さくなるように、半導体基板の一主面上に形成される膜 の材料を変える。
  - 3)引っ張り応力がnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタのチャネル形成領域に働く場合には、
- 25 pチャネル導電型電界効果トランジスタのチャネル形成領域に働く引っ 張り応力がnチャネル導電型電界効果トランジスタのチャネル形成領域

2.0

に働く引っ張り応力よりも小さくなるように、半導体基板の一主面上に 形成される膜の材料を変える。

上述した手段によれば、通常のプロセスで形成された n チャネル導電型電界効果トランジスタ及び p チャネル導電型電界効果トランジスタよりも、 n チャネル導電型電界効果トランジスタ及び p チャネル導電型電界効果トランジスタのドレイン電流を両方同時に増加することができる。また、 n チャネル導電型電界効果トランジスタと p チャネル 等電型電界効果トランジスタとのドレイン電流比をある程度自由に設定することができる。

10 即ち、nチャネル導電型電界効果トランジスタのチャネル形成領域に 引っ張り応力、pチャネル導電型電界効果トランジスタのチャネル形成 領域に圧縮応力が別々に与えられる結果、第2図のように、nチャネル 導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジス タの各チャネル形成領域に働く応力の大きさに応じて、nチャネル導電 型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタで 井にドレイン電流が増加する。

また、nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタのチャネル形成領域に働く応力を個別に制御できるため、nチャネル導電型電界効果トランジスタとpチャネル導電型電界効果トランジスタとのドレイン電流比を自由に制御できる。

なお、ここでいくつかの用語について定義する。

電界効果トランジスタのチャネル形成領域に働く引っ張り応力とは、 チャネル形成領域がシリコン (Si) の場合、Siの格子定数が平衡状態より大きくなる応力を言う。

25 電界効果トランジスタのチャネル形成領域に働く圧縮応力とは、チャネル形成領域がシリコン(Si)の場合、Siの格子定数が平衡状態よ

り小さくなる応力を言う。

膜がもつ引っ張り応力とは、電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる応力を言う。

膜がもつ圧縮応力とは、電界効果トランジスタのチャネル形成領域に 5 圧縮応力を発生させる応力を言う。

従って、本発明の主旨は、チャネル形成領域におけるシリコン原子の原子間距離が、nチャネル導電型電界効果トランジスタとpチャネル導電型電界効果トランジスタとで異なっている、言い換えると歪みの大きさが異なっていること、更にはシリコン原子間距離が、pチャネル導電型電界効果トランジスタのチャネル形成領域よりも、nチャネル導電型電界効果トランジスタのチャネル形成領域で大きいことを意味している。

#### 図面の簡単な説明

10

2.0

第1図は、本発明の実施形態1の半導体装置の概略構成を示す模式的 15 断面図である。

第2回は、電流駆動能力と膜応力との関係を示す特性図である。

第3図は、第1図の半導体装置を製造するプロセスフロー((a),(b) 及び(c)は模式的断面図)である。

第4図は、本発明の実施形態2の半導体装置を製造するプロセスフロー((a),(b),(c)及び(d)は模式的断面図)である。

第5図は、本発明の実施形態3の半導体装置を製造するプロセスフロー((a),(b)及び(c)は模式的断面図)である。

第6図は、本発明の実施形態4の半導体装置を製造するプロセスフロー((a),(b)及び(c)は模式的断面図)である。

第7図は、本発明の実施形態5の半導体装置の概略構成を示す模式的 断面図である。 第8図は、本発明の実施形態6の半導体装置の概略構成を示す模式的 断前図である。

第9図は、本発明の実施形態7の半導体装置の概略構成を示す模式的 断面図である。

5 第10図は、本発明の実施形態8の半導体装置の概略構成を示す模式 的断面図である。

第11図は、本発明の実施形態3の半導体装置の製造において、斜め インプラエ程を示す模式的断面図である。

# 10 発明を実施するための最良の形態

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、 発明の実施の形態を説明するための全図において、同一機能を有するも のは同一符号を付け、その繰り返しの説明は省略する。

(実施形態1)

15 本実施形態1では、電源電圧が1~1.5 V、ゲート長が0.1~0. 14μm程度の相補型MISFETを有する半導体装置に本発明を適用 した例について説明する。

第1図は本発明の実施形態1である半導体装置の概略構成を示す模式 的断面図であり、第2図は電流駆動能力と膜応力との関係を示す特性図

20 であり、第3図は第1図の半導体装置を製造するプロセスフロー((a), (b)及び(c)は模式的断面図)である。第1図及び第3図において、向かって左側がnチャネル導電型MISFETであり、右側がpチャネル導電型MISFETである。

第1図に示すように、本実施形態の半導体装置は、半導体基板として 25 例えば単結晶シリコンからなるp型シリコン基板1を主体に構成されて いる。p型シリコン基板1の回路形成面 (一主面) は第1の素子形成領

10

15

域及び第2の素子形成領域を有し、この第1の素子形成領域及び第2の素子形成領域は素子問絶縁分離領域である例えば浅溝アイソレーション(SGI:Shallow Groove I solation)領域4によって互いに区面されている。第1の素子形成領域にはp型ウエル領域2及びnチャネル導電型MISFETが形成され、第2の素子形成領域にはn型ウエル領域3及びpチャネル導電型MISFETが形成されている。浅溝アイソレーション領域4は、p型シリコン基板1の回路形成面に浅溝を形成し、その後、浅溝の内部に絶縁膜(例えば酸化シリコン膜)を選択的に埋め込むことによって形成される。

nチャネル導電型MISFETは、主に、チャネル形成領域、ゲート 絶縁膜5、ゲート電極6、サイドウォールスペーサ9、ソース領域及び ドレイン領域を有する構成となっている。ソース領域及びドレイン領域 は、n型半導体領域(エクステンション領域)7及びn型半導体領域1 0を有する構成となっている。n型半導体領域7はゲート電極6に対し て自己整合で形成され、n型半導体領域10はゲート電極6の側壁に設 けられたサイドウォールスペーサ9に対して自己整合で形成されている。 n型半導体領域10はn型半導体領域7よりも高い不純物濃度で形成さ れている。

pチャネル導電型MISFETは、主に、チャネル形成領域、ゲート 20 絶縁膜 5、ゲート電極 6、サイドウォールスペーサ 9、ソース領域及びドレイン領域 は、p型半導体領域(エクステンション領域)8及びp型半導体領域1 1を有する構成となっている。P型半導体領域8はゲート電極 6 に対して自己整合で形成され、p型半導体領域11はゲート電極6 の側壁に設25 けられたサイドウォールスペーサ 9 に対して自己整合で形成されている。p型半導体領域11はアポールスペーサ 9 に対して自己整合で形成されている。p型半導体領域11は kp型半導体領域8 kp 9 も高い不純物濃度で形成さ

れている。

5

10

15

2.0

25

ゲート電極 6、 n型半導体領域 1 0、 p型半導体領域 1 1 の夫々の表面には、低抵抗化を図るためのシリサイド層 (金属・半導体反応層) 1 2 が形成されている。 p型シリコン基板 1 の回路形成面上には、例えば酸化シリコン p からなる 層間 m 経験 1 5 が形成されている。

nチャネル導電型MISFETと層間絶縁膜15との間には、p型シリコン基板1の回路形成面に引っ張り応力を発生させる膜として第1の窒化膜である例えば窒化シリコン膜13が形成されている。pチャネル導電型MISFETと層間絶縁膜15との間には、p型シリコン基板1の回路形成面に圧縮応力を発生させる膜として第2の窒化膜である例えば窒化シリコン膜14が形成されている。本実施形態において、窒化シリコン膜13はp型シリコン基板1の回路形成面上にnチャネル導電型MISFETを覆うようにして選択的に形成され、窒化シリコン膜14はp型シリコン基板1の回路形成面上にpチャネル導電型MISFETを覆うようにして選択的に形成されている。

窒化シリコン膜13及び14は、例えばプラズマCVD法によって形成されている。この窒化シリコン膜13及び14は、その形成条件(反応ガス、圧力、温度、高周波電力等)を変えることで、p型シリコン基板1の回路形成面に発生させる応力を制御することが可能である。本実施形態において、窒化シリコン膜13は、例えば膜形成時の高周波電力を300~400Wと低電力化して、p型シリコン基板1の回路形成面に発生させる応力を引っ張り方向に制御したものである。窒化シリコン膜14は、例えば膜形成時の高周波電力を600~700Wと高電力化して、p型シリコン基板1の回路形成面に発生させる応力を圧縮方向に制御したものである。

このようにして形成された窒化シリコン膜13には+700~+80

10

15

2.0

ト長方向)と同じ向きにかかる。

次に、本実施形態1の半導体装置の製造方法を第3図を用いて説明する。

まず、比抵抗10Qcmを有する単結晶シリコンからなるp型シリコン基板1(以下、単にp型基板と呼ぶ)を準備し、その後、p型基板1 の回路形成面にp型ウエル領域2及びn型ウエル領域3を選択的に形成する。

次に、p型基板1の回路形成面に、第1の素子形成領域及び第2の素子形成領域 (活性領域)を区画する素子間分離領域として、浅溝アイソレーション領域4を形成する。この浅溝アイソレーション領域4は、p型基板1の回路形成面に浅溝(例えば300[nm]程度の深さの溝)を形成し、その後、p型基板1の回路形成面上に例えば酸化シリコン膜からなる絶縁膜をCVD法で形成し、その後、絶縁膜が浅溝の内部のみ残るようにCMP(化学的機械研磨:Chemical Mechanical Polishing)法で平坦化することによって形成される。

25 次に、熱処理を施してp型基板1の回路形成面の素子形成領域に例えば厚さが2~3nm程度の酸化シリコン膜からなるゲート絶縁膜5を形

成し、その後、p型基板1の回路形成面上の全面に例えば150~20 0nm程度の厚さの多結晶シリコン膜をCVD法で形成し、その後、多 結晶シリコン膜にパターンニングを施してゲート電極6を形成する。多 結晶シリコン膜には、抵抗値を低減する不純物がその堆積中又は堆積後 に導入される。

5

10

15

次に、第3図(b)に示すように、ゲート電極6の側壁に例えばゲー20 ト長方向の膜厚が50~70nm程度のサイドウォールスペーサ9を形成する。サイドウォールスペーサ9は、p型基板1の回路形成面上の全面に例えば酸化シリコン膜又は窒化シリコン膜からなる絶縁膜をCVD法で形成し、その後、絶縁膜にRIE(Reactive Ion Etching)等の異方性エッチングを施すことによって形成される。

25 次に、ゲート電極6及びサイドウォールスペーサ9が形成されていないp型ウエル領域2の部分に不純物として例えば砒素(As)をイオン

15

打込み法で選択的に導入して一対の n型半導体領域 1 0 を形成し、その 後、ゲート電極 6 及びサイドウォールスペーサ 9 が形成されていない n 型ウエル領域3の部分に不純物として例えば二フッ化ボロン(BF。) をイオン打込み法で選択的に導入して一対のp型半導体領域11を形成 する。n型半導体領域10の形成は、pMIS形成領域をフォトレジス トマスクで覆った状態で行なう。また、p型半導体領域11の形成は、 nMIS形成領域をフォトレジストマスクで覆った状態で行なう。砒素 の導入は、加速エネルギー35~45KeV、ドーズ量2~4×10<sup>16</sup> /cm²の条件で行なう。また、二フッ化ポロンの導入は、加速エネル 10 ギー40~50KeV、ドーズ量2~4×10<sup>15</sup>/cm<sup>2</sup>の条件で行な う。

この工程において、n型半導体領域7及びn型半導体領域10からな るソース領域及びドレイン領域が形成される。また、p型半導体領域8 及びp型半導体領域11からなるソース領域及びドレイン領域が形成さ れる。

次に、自然酸化膜等を除去してゲート電極6及び半導体領域(10, 11)の表面を露出させた後、これらの表面上を含む p型基板 1 の回路 形成面上の全面に高融点金属膜として例えばコバルト(Co)膜をスパ ッタ法で形成し、その後、熱処理を施し、ゲート電極6のシリコン(S i) とコバルト膜のCoとを反応させてゲート電極6の表面にシリサイ 2.0 ド (CoSi,) 層12を形成すると共に、半導体領域(10,11) のSiとコバルト膜のCoとを反応させて半導体領域の表面にシリサイ ド (CoSi.) 層12を形成し、その後、シリサイド層12が形成さ れた領域以外の未反応のコバルト膜を選択的に除去し、その後、熱処理 を施してシリサイド層12を活性化する。 25

次に、p型基板1の回路形成面上の全面に、絶縁膜として例えば10

25

 $0\sim120$  n m程度の厚さの窒化シリコン膜 13 をプラズマ C V D 法で 形成する。窒化シリコン膜 13 の形成は、例えば高周波電力  $350\sim4$  00 W、或いはチャンパー内圧力  $300\sim350$  T o r r の条件で行なう。

5 次に、フォトエッチング技術を用いて窒化シリコン膜13にパターンニングを施し、第3図(c)に示すように、nチャネル導電型MISFETを選択的に覆う窒化シリコン膜13を形成する。即ち、pチャネル導電型MISFET上における窒化シリコン膜13は除去する。このようにして形成された窒化シリコン膜13は、nチャネル導電型MISFETのチャネル形成領域に選択的に引っ張り応力を発生させることができる。

次に、p型基板1の回路形成面上の全面に、絶縁膜として例えば100nm程度の厚さの窒化シリコン膜14をプラズマCVD法で形成する。 窒化シリコン膜14の形成は、例えば高周波電力600~700W、或いはチャンパー内圧力5~10Torrの条件で行なう。

次に、p型基板1の回路形成面上の全面に例えば酸化シリコン膜からなる層間絶縁膜15をプラズマCVD法で形成し、その後、層間絶縁膜15の表面をCMP法で平坦化する。この後は、公知の技術でコンタクト孔、メタル配線層を形成して完成する。

窒化シリコン膜13及び14の加工方法については、等方性ドライエ

10

15

2.0

ッチング、或いはウエットエッチングを使用する。 異方性ドライエッチ ングの場合には、ゲート段差部に窒化シリコン膜が残り、応力の効果が 多小弱まるが、これでも良い。

本実施形態1では、ゲート電極6に直接接する窒化シリコン膜で応力を制御しているため、最も効率が良い。特に、ソース領域及びドレイン領域の不純物活性化等の高温熱処理が完了した後に応力制御用の窒化シリコン膜を形成するため、膜応力をほぼそのまま残存できる。更に、電流駆動能力向上と共に、広いアイソレーション領域等における窒化シリコン膜を除去できるため、アイソレーション領域における寄生容量を低減できる。窒化シリコン膜は酸化シリコン膜と比較して誘電率が高い。

なお、本実施形態1においては、窒化シリコン膜14を省略しても良い。むろん、pチャネル導電型MISFETの電流駆動能力向上の効果は小さくなるが、その分製造工程を簡略化することができる。また、窒化シリコン膜13は枚葉熱CVD法で形成しても良いし、窒化シリコン膜13及び14共に圧縮応力或いは引っ張り応力が発生するようにし、その大きさが異なるだけでも良い。

要するに、本実施形態1のポイントは、nチャネル導電型及びpチャネル導電型MISFETにおいて少なくとも一方のチャネル形成領域に発生する応力の向き、大きさをドレイン電流が増加する方向に変えることである。

また、本実施形態1において、窒化シリコン膜13の厚さを厚めに設 定すると、窒化シリコン膜14の加工時のオーパーエッチングによる膜 減を防げる。なお、両膜の厚さは何ら規定されるものではない。

更に、窒化シリコン膜の形成方法を変えて膜応力を変える方法として 25 は、前記実施形態の高周波電力を変える方法の他に、下記の方法があげ られる。

- 1) 原料ガスを変える方法として、窒化シリコン膜 13の形成には $SiH_4$ と $NH_3$ と $N_2$ を使用し、窒化シリコン膜 14の形成には $NH_3$ を除いて $SiH_4$ と $N_5$ を使用する、
- 2)形成温度を変える方法として、窒化シリコン膜1.4の形成時よりも、 5 窒化シリコン膜1.3の形成時の温度を高くする、
  - 3) 圧力を変える方法として、窒化シリコン膜14の形成時よりも、窒化シリコン膜13の形成時の圧力を高くする、

などである。むろん、前記いずれの組み合わせを複合させてもよい。要 はいかに窒化シリコン膜13を引っ張り応力側に、窒化シリコン膜14 を圧縮応力側にするかが重要である。

また、枚葉熱 C V D 法を用いた窒化膜の形成方法としては、膜形成時の圧力を下げるほど、また温度を高くするほど膜応力を引っ張り側にでき、窒化シリコン膜 1 3 に好適である。

(実施形態2)

10

2.0

15 本実施形態 2 は、前記実施形態 1 の製造工程を簡略化することを狙ったものである。第 4 図は、本発明の実施形態 2 の半導体装置を製造するプロセスフロー((a),(b),(c)及び(d)は模式的断面図)である。

第4図(a)に示すように、前記実施形態1と同様のプロセスで、n チャネル導電型及びpチャネル導電型MISFET及びシリサイド層1 2を形成する。

次に、p型基板1の回路形成面上の全面に、絶縁膜として例えば100~120nm程度の厚さの窒化シリコン膜13をプラズマCVD法で形成する。窒化シリコン膜13の形成は、例えば高周波電力350~400Wの条件で行なう。

25 次に、p型基板1の回路形成面上の全面に、絶縁膜として酸化シリコン膜13Aを形成する。この酸化シリコン膜13Aは、例えばP-TE

OS或いはO。-TEOS酸化膜である。

次に、フォトエッチング技術を用いて酸化シリコン膜13A及び窒化シリコン膜13に順次パターンニングを施し、第4図(b)に示すように、nチャネル導電型MISFETを選択的に覆う窒化シリコン膜13Aを形成する。即ち、pチャネル導電型MISFET上における窒化シリコン膜13Aは除去する。このようにして形成された窒化シリコン膜13は、nチャネル導電型MISFETのチャネル形成領域に選択的に引っ張り応力を発生させることができる。

10 次に、第4図(c)に示すように、p型基板1の回路形成面上の全面 に、絶縁膜として例えば100nm程度の厚さの鑑化シリコン膜14を プラズマCVD法で形成する。鑑化シリコン膜14の形成は、例えば高 周波電力600~700Wの条件で行なう。

次に、フォトエッチング技術を用いて窒化シリコン膜 14 にパターン 2 に、フォトエッチング技術を用いて窒化シリコン膜 2 4 にパターン 2 に 2 が 2 を施し、第 4 図(d)に示すように、2 チャネル導電型 2 M I S F E T を選択的に覆う窒化シリコン膜 2 4 な除去する。 2 のようにして形成された窒化シリコン膜 2 4 は、2 チャネル導電型 M I S F E T のチャネル形成領域に選択的に圧縮応力を発生させることができる。

20 この工程において、酸化シリコン膜13Aが窒化シリコン膜14の加工 時のエッチングストッパーとなっている。即ち、窒化シリコン膜14の 加工時のオーパーエッチングによる窒化シリコン膜13の薄膜化を抑制 することができる。

次に、第4図(d)に示すように、p型基板1の回路形成面上の全面 25 に例えば酸化シリコン膜からなる層間絶縁膜15をプラズマCVD法で 形成し、その後、層間絶縁膜15の表面をCMP法で平坦化する。この 後は、公知の技術でコンタクト孔、メタル配線層を形成して完成する。

本実施形態 2 によれば、前述の実施形態 1 の効果に加えて、窓化シリコン膜 1 4 の加工の制御性を大きく向上できる。この結果、筵化シリコン膜 1 3 及び 1 4 の膜厚を均一、かつ薄膜にできる。

5 (実施形態3)

本実施形態 3 では、電源電圧が  $1\sim1$ .5 V、ゲート長が 0. $1\sim0$ .  $14\mu$ m程度の相補型MISFETを有する半導体装置に本発明を適用した例について説明する。

本実施形態 3 は、前記実施形態 1 の製造工程を簡略化することを狙っ たものである。第 5 図は、本発明の実施形態 3 の半導体装置を製造する プロセスフロー ((a),(b)及び(c)は模式的断面図)である。第 5 図において、向かって左側が1 アキャネル導電型1 アチャネル導電型1 アチャネル導電型1 アチャネル導電型1 アチャネル導電型1 アチャネル導電型1 アチャネル

第5図(a)に示すように、前記実施形態1と同様のプロセスで、n 15 チャネル導電型及びpチャネル導電型MISFET及びシリサイド層1 2 を形成した後、p型基板1の回路形成面上の全面に、絶縁膜としてp チャネル導電型MISFETのチャネル形成領域に圧縮応力を発生させる窒化シリコン膜16をプラズマCVD法で形成する。窒化シリコン膜 16の形成は、例えば高周波電力350~400Wの条件で行なう。

20 次に、pチャネル導電型MISFET上を覆い、かつnチャネル導電型MISFET上に開口を有するレジスト膜Rをp型基板1の回路形成面上に形成し、その後、第5図(b)に示すように、レジスト膜Rを不純物導入用マスクとして使用して、レジスト膜Rから露出する窒化シリコン膜16中に、Ar、Ge、Si、As、Sb、In、BF2等の不純物をイオン打込み法で導入する。なお、図中の符号17は、これらの不純物が遮入された窓化シリコン膜である。

10

15

2.0

25

次に、レジスト膜Rを除去し、その後、第5図(c)に示すように、 p型基板1の回路形成面上の全面に例えば酸化シリコン膜からなる層間 絶縁膜15をプラズマCVD法で形成し、その後、層間絶縁膜15の表 面をCMP法で平坦化する。この後は、公知の技術でコンタクト孔、メ タル配線層を形成して完成する。

このようにして得られた P チャネル 導電型M I S F E T 上の窒化シリコン膜 1 6 は、 - 8 0 0 ~ - 1 0 0 0 M P a の E 縮応力を有し、 P チャネル 導電型M I S F E T のチャネル形成領域に E 縮応力を発生させる。 - 方、 n チャネル 導電型M I S F E T 上の窒化シリコン膜 1 7 の応力は 著しく緩和され、 ほぼゼロの状態になっている。即ち、 n チャネル 導電型M I S F E T のチャネル形成領域における E 縮応力は緩和されている。この結果、窒化シリコン膜 1 6 を被膜していない場合と比較して、 P チャネル 導電型 M I S F E T のドレイン電流は 1 5~2 0 % 向上した。この時、 n チャネル 導電型 M I S F E T のドレイン電流は、 高 E 縮応力の窒化シリコン膜 1 6 を適用したにもかかわらず、ほとんど低下していない。

これは、イオン注入の衝撃により窒化シリコン膜16中の結晶性が破壊されたことによるものである。従って、窒化シリコン膜の断面を観察すると明らかに破壊された跡が残っている。なお、本実施形態では不純物をnチャネル導電型MISFET上の窒化シリコン膜のみに導入したが、明確な緩和効果に差があれば、不純物自身は、n、pチャネル導電型MISFET上の両方にあってもよい。但し、このときはnチャネル導電型MISFET上の両方にあってもよい。但し、このときはnチャネル導電型MISFET上の産化シリコン膜中の不純物量が大きい、或いはイオン注入によって破壊された領域が大きいことが必要である。また、この破壊領域の大きさ、つまり応力緩和効果は、導入する不純物の濃度だけでなく、エネルギーの大きさに大きく左右される。例えば本家施形

態では、n チャネル導電型MISFET上の窒化シリコン膜中に導入される不純物のエネルギーが、p チャネル導電型MISFET上の窒化シリコン膜中に導入される不純物のエネルギーよりも大きいだけでも同様の効果を得ることができる。なお、導入された不純物の大部分は窒化シリコン膜 1 6 中に存在していることが望ましい。これは、イオン注入の指傷が下部のMISFETに悪影響を与える場合があるからである。

5

10

また、本実施形態では窒化シリコン膜16の被膜と、選択的イオン注入工程後、素子が完成するまでの間の熱処理工程は、700℃が最高温度であった。この程度の比較的低温の熱処理であれば、イオン注入により破壊された窒化シリコン膜が再び結晶化することはほとんどなかった。従って、イオン注入後の応力の状態が、残留応力として素子完成後にもほぼ維持されている。

本実施形態3によると、窒化シリコン膜16への不純物のイオン注入 により、膜中の応力を緩和、或いは逆向きにできることから、本方式で も実施形態1と同様の効果を得ることができる。これにより、前述の実 15 施形態1と比較して、窒化シリコン膜の被膜工程が一回で済むため、第 2 の窒化シリコン膜の被膜工程とその加工工程を省略でき、製造工程を 簡略化できる。むろん、イオン注入により膜応力を変えるのは、ロチャ ネル導電型MISFET側でもよい。この場合、p型基板1の回路形成 面トの全面に、nチャネル導電型MISFETのチャネル形成領域に引 2.0 っ張り広力を発生させる窒化シリコン膜を形成した後、ロチャネル導電 型MISFET上における窒化シリコン膜に前述の不純物をイオン打込 み法で選択的に導入する。また、窒化シリコン膜中にイオン注入するイ オン種 (不純物) としては、比較的重いイオンの方が、低濃度イオン注 入で本効果をあげることができ、効率が良いが、何らイオン種を限定す 25 るものではない。

また、本実施形態での応力緩和用のイオン注入としては、シリコン基板(ウェーハ)に対して垂直のイオン注入を適用した場合を示したが、第11図(模式的断面図)に示したように、斜めインプラ注入を適用しても良い。この場合、MISFETのゲート電極を覆っている窒化シリコン膜16のゲート側壁部分(段差部分)にも不純物を導入できる。この結果、より一層の応力緩和効果を得ることができた。

(実施形態4)

10

本実施形態 4 は、本発明の実施形態 1 の半導体装置の製造方法の変形 例である。これを第 6 図((a),(b)及び(c)は模式的断面図)を用いて説明する。

第6図(a)に示すように、前記実施形態1と同様のプロセスで、n チャネル導電型MISFET及びpチャネル導電型MISFET及びシ リサイド層12を形成する。

次に、p型基板1の回路形成面上の全面に、絶縁膜として例えば10 15 0~120nm程度の厚さの窒化シリコン膜13をプラズマCVD法で 形成する。窒化シリコン膜13の形成は、例えば高周波電力350~4 00Wの条件で行なう。

次に、フォトエッチング技術を用いて窒化シリコン膜13にパターンニングを施し、第6図(b)に示すように、nチャネル導電型MISF20 ETを選択的に覆う窒化シリコン膜13を形成する。即ち、pチャネル等電型MISFET上における窒化シリコン膜13は除去する。このようにして形成された窒化シリコン膜13は、nチャネル導電型MISFETのチャネル形成領域に選択的に引っ張り応力を発生させることができる。

25 次に、第6図(c)に示すように、p型基板1の回路形成面上の全面に、絶縁膜として例えば100~120nm程度の厚さの容化シリコン

10

15

膜14をプラズマCVD法で形成する。窒化シリコン膜14の形成は、 例えば高層波電力600~700Wの条件で行なう。

次に、p型基板1の回路形成而上の全面に例えば酸化シリコン膜からなる層間絶縁膜15をプラズマCVD法で形成し、その後、層間絶縁膜15の表面をCMP法で平坦化する。この後は、公知の技術でコンタクト孔、メタル配線層を形成して完成する。

本実施形態4において、pチャネル導電型MISFET上には窒化シリコン膜14のみが存在している。一方、nチャネル導電型MISFET上には窒化シリコン膜13及び14が存在している。この結果、pチャネル導電型MISFETのチャネル形成領域には大きな圧縮応力が発生するが、nチャネル導電型MISFETのチャネル形成領域に発生する応力は緩和されている。本実施形態では、窒化シリコン膜を被膜していない場合と比較して、pチャネル導電型MISFETのドレイン電流のみを15~20%向上させることができた。この時、nチャネル導電型MISFETのドレイン電流はほとんど変化していない。

なお、n チャネル導電型MISFETのドレイン電流を主に増加させたい場合には、先に窒化シリコン膜1 4 をp チャネル導電型MISFET上に選択的に形成し、その後、窒化シリコン膜1 3 を全面に形成すればよい。

20 本実施形態の工程を第1及び第2実施形態と比較すると、nチャネル 等電型MISFET上における窒化シリコン膜14をフォトエッチング で除去する工程が省略されている。この結果、第1及び第2実施形態よ りも工程を簡略化できる。

なお、本実施形態においては、窒化シリコン膜13及び14の膜厚、 25 及びその膜応力の大きさを変えることで、nチャネル導電型及びpチャ ネル導電型MISFETのドレイン電流を同時に向上させることもでき る。例えば、上記実施形態において、窒化シリコン膜13の膜厚を130~150nm、そして窒化シリコン膜14の膜厚を50~80nmにすることにより、窒化シリコン膜14によってnチャネル導電型MISFETのドレイン電流向上効果が小さくなることもない。

# 5 (実施形態5)

第7図は、本発明の実施形態5の半導体装置の概略構成を示す模式的 断面図であり、図中23は、引っ張り応力をもつ塗布酸化膜(SOG(S pin On Glass) 膜)である。

本実施形態5の半導体装置は、応力を制御する膜、構造を変えたもの10 として、前記応用例の何れかを組み合わせたものである。例えば、第7 図に示すように、ゲート電極6の直上を含むp型基板1の回路形成面の全面に、自己整合コンタクトプロセス用の、圧縮応力をもつ窒化シリコン膜19を形成し、その後、窒化シリコン膜19上に引っ張り応力をもつSOG膜23を形成し、その後、SOG膜23にパターンニングを施15 して、nチャネル導電型MISFET上にSOG膜23を選択的に残したものである。nチャネル導電型MISFET側では、窒化シリコン膜19の圧縮応力をSOG腱23の引っ張り応力で打ち消している。

#### (実施形態6)

25

第8図は、本発明の実施形態6の半導体装置の概略構成を示す断面図20 であり、図中20は圧縮応力をもつ窒化シリコン膜からなるサイドウォールスペーサ、21は引っ張り応力をもつゲート電極、22は圧縮応力をもつゲート電極である。

本実施形態6の半導体装置は、第8図に示すように、前記応力を制御 する膜、構造を変えたものであり、前記実施形態1におけるサイドウォ ールスペーサ9を圧縮応力をもつ窒化シリコン膜からなるサイドウォー ルスペーサ20に変更したり、また、ゲート電板6を引っ張り応力をも つ材料からなるゲート電極21に変更したり、また、ゲート電極6を圧縮応力をもつ材料からなるゲート電極22に変更したりする(構造変更 を含む)ことを組み合わせて応力を制御するものである。

例えば、前記応力を制御する膜、構造を変えたものとして、ゲート電 極 6 の材料の変更の組み合わせで応力を制御する場合の一例として、一 方のゲート電極 6 に特別に不純物 (Ge, Si他)を多く導入すること があげられる。また、ゲート電極 6 はポリメタル構造でも良い。

また、応力を制御する膜、構造を変えたものとして、nチャネル導電型MISFET、pチャネル導電型MISFETでゲート絶縁膜材料を変えても良い。例えば、nチャネル導電型MISFET及びpチャネル 導電型MISFETの何れかに窒化シリコン膜と酸化シリコン膜の積層 障を適用する等である。

(実施形態7)

10

第9図は、本発明の実施形態7の半導体装置の概略構成を示す模式的 断面図である。本実施形態の半導体装置は、第9図に示すように、応力 を制御する膜、構造を変えたものとして、前記実施形態1と同様に層間 絶縁膜の一部としての窒化シリコン膜を適用するが、nチャネル導電型 MISFETのゲート電極6上に引っ張り応力をもつ窒化シリコン膜1 3を、pチャネル導電型MISFETのゲート電極6上に圧縮応力をも つ窒化シリコン膜14を直接形成するのではなく、層間絶縁膜15の表 面を平坦化した後に、nチャネル導電型MISFETのゲート電極6上 における層間絶縁膜15上に引っ張り応力をもつ窒化シリコン膜24を pチャネル導電型MISFETのゲート電極6上における層間絶縁膜1 5上に圧縮応力をもつ窒化シリコン膜25を形成したものである。

25 このように構成した場合は、一方の窒化シリコン膜の除去が容易になる。

2.0

25

(実施形態8)

第10図は、本発明の実施形態8の半導体装置の概略構成を示す模式 的断面図である。

本実施形態 8 の半導体装置は、SOI (Silicon On Insulator) 基板30を用いたSOI構造となっている。SOI基板30は、例えば、 5 支持基板30Aと、この支持基板30A上に設けられた絶縁層30Bと、 この絶縁層30B上に設けられた半導体層30Cとを有する構成となっ ている。支持基板30Aは例えば単結晶シリコンからなるp型シリコン 基板で形成され、絶縁層30Bは例えば酸化シリコン膜で形成され、半 10 導体層30Cは例えば単結晶シリコンからなるp型半導体で形成されて いる。半導体層30尺は複数個の素子形成部に分割され、各素子形成部 にnチャネル導電型MISFET又はpチャネル導電型MISFETが 形成されている。nチャネル導電型MISFETが形成される半導体層 3 0 Cの素子形成部には p 型ウエル領域が形成され、 p チャネル 遵 電型 15 M I S F E T が形成される半導体層 3 0 C の素子形成部には n 型ウエル 領域が形成されている。

SOI構造は半導体層30Cの厚さが薄いため、一層応力の効果が大きい。また、SOI構造の場合には、絶縁層(埋め込み層)30Bの厚さを変えることや絶縁層30Bに不純物を選択的に導入することによって応力制御を行なうことができる。この結果、本発明の効果と共にSOI構造のメリットを享受できる。

また、SRAM (Static Random Access Memory)、DRAM (Dynamic Random Access Memory)、フラッシュ等のメモリが含まれる製品において、少なくともそのメモリセルの周辺回路やロジック回路部分に本発明の構造を適用すると、より高性能のメモリ製品を得ることができる。

以上、本発明者によってなされた発明を、前記実施形態に基づき具体 的に説明したが、本発明は、前記実施形態に限定されるものではなく、 その要旨を逸説しない範囲において種々変更可能であることは勿論であ る。

5 本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

本発明によれば、nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタの電流駆動能力の向上を図ることができる。

また、本発明によれば、nチャネル導電型電界効果トランジスタ及び pチャネル導電型電界効果トランジスタのうち、一方のトランジスタの 電流駆動能力の低下を抑制し、他方のトランジスタの電流駆動能力の向 トを図ることができる。

また、nチャネル導電型電界効果トランジスタ及びpチャネル導電型 15 電界効果トランジスタのチャネル形成領域に働く応力を個別に制御でき るので、nチャネル導電型電界効果トランジスタ及びpチャネル導電型 電界効果トランジスタのドレイン電流比をある程度自由に設定できる。

# 産業上の利用可能性

20 以上のように、本発明に係わる半導体装置は、nチャネル導電型電界 効果トランジスタ及びpチャネル導電型電界効果トランジスタを有する 半導体装置に適用して有益であり、また、メモリIC (Integrated C ircuit)、ロジックIC、若しくはメモリ機能及びロジック機能を有する 混成ICなどの半導体製品に適用して有用である。

10

#### 請求の範囲

1. 半導体基板の一主面の第1の領域にチャネル形成領域が構成された nチャネル導電型電界効果トランジスタと、前記半導体基板の一主面の 第1の領域と異なる第2の領域にチャネル形成領域が構成された p チャ ネル導電界効果トランジスタとを有する半導体装置であって、

前記ロチャネル導電型電界効果トランジスタのチャネル形成領域に発生する内部応力と、前記 P チャネル導電型電界効果トランジスタのチャネル形成領域に発生する内部応力とが、各々で異なっていることを特徴とする半導体装置。

- 2. 半導体基板の一主面の第1の領域にチャネル形成領域が構成された nチャネル導電型電界効果トランジスタと、前配半導体基板の一主面の 第1の領域と異なる第2の領域にチャネル形成領域が構成された pチャ ネル準備型電界効果トランジスタとを有する半導体装置であって、
- 前記 n チャネル導電型電界効果トランジスタのチャネル形成領域におけるシリコン原子間隔と、前記 p チャネル導電型電界効果トランジスタのチャネル形成領域におけるシリコン原子間隔の大きさ、或いは各々の歪みの大きさが異なることを特徴とする半導体装置。
- 3. 半導体基板の一主面の第1の領域にチャネル形成領域が構成された 20 nチャネル導電型電界効果トランジスタと、前記半導体基板の一主面の 第1の領域と異なる第2の領域にチャネル形成領域が構成されたpチャ ネル導電型電界効果トランジスタとを有する半導体装置であって、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域におけるシリコン原子間隔が、前記pチャネル導電型電界効果トランジスタ 25 のチャネル形成領域におけるシリコン原子間隔よりも広いことを特徴と する半導体装置。

PCT/JP01/05633 31

4. 請求の範囲第1項に記載の半導体装置において、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域に発 生する内部応力は引っ張り応力であり、

前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発 生する内部応力は圧縮応力であることを特徴とする半導体装置。

5. 請求の範囲第1項に記載の半導体装置において、

5

10

前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電 型電界効果トランジスタのチャネル形成領域に発生する内部応力が圧縮 応力の場合、前記pチャネル導電型電界効果トランジスタのチャネル形 成領域に発生する圧縮応力の方が前記nチャネル導電型電界効果トラン ジスタのチャネル形成領域に発生する圧縮応力よりも大きいことを特徴 とする半導体装置。

6. 請求の範囲第1項に記載の半導体装置において、

前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電 型電界効果トランジスタのチャネル形成領域に発生する内部応力が引っ 15 張り応力の場合、前記nチャネル遵電型電界効果トランジスタのチャネ ル形成領域に発生する引っ張り応力の方が前記nチャネル導電型電界効 果トランジスタのチャネル形成領域に発生する引っ張り応力よりも大き いことを特徴とする半導体装置。

20 7. 半導体基板の一主面の第1の領域にチャネル形成領域が構成された nチャネル遵電型電界効果トランジスタと、前記半導体基板の一主面の 第1の領域と異なる第2の領域にチャネル形成領域が構成されたpチャ ネル導電型電界効果トランジスタとを有する半導体装置であって、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域に引 2.5 っ張り応力を発生させる膜、及び前記pチャネル導電型電界効果トラン ジスタのチャネル形成領域に圧縮応力を発生させる膜のうち、少なくと

も一方の膜を有することを特徴とする半導体装置。

- 8. 請求の範囲第7項に記載の半導体装置において、
  - 前記膜は、窒化シリコン系の膜であることを特徴とする半導体装置。
- 9. 請求の範囲第7項に記載の半導体装置において、
- - 10. 請求の範囲第7項に記載の半導体装置において、

を特徴とする半導体装置。

ールスペーサであり、

15

2.0

前記nチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる膜は、前記nチャネル導電型電界効果トランジスタのゲート電極、又は前記ゲート電極の側壁に形成されたサイドウォ

前記 p チャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる膜は、前記 p チャネル導電型電界効果トランジスタのゲート電極、又は前記ゲート電極の側壁に形成されたサイドウォールスペーサであることを特徴とする半導体装置。

11. 請求の範囲第7項乃至第9項のうちの何れか一項に記載の半導体 装置において、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域に応力を発生させるために被膜された膜中に含まれる不純物濃度と、前記p 55 チャネル導電型電界効果トランジスタのチャネル形成領域に応力を発生 させるために被膜された膜中に含まれる不純物濃度とが異なっているこ

とを特徴とする半導体装置。

12.請求の範囲第7項乃至第9項のうちの何れか一項に記載の半導体 装置において、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域に応 5 力を発生するために被膜された膜と、前記pチャネル導電型電界効果ト ランジスタのチャネル形成領域に応力を発生するために被膜された膜に おいて、膜応力を緩和する不純物が少なくとも一方に導入されているこ とを特徴とする半導体装置。

- 13. 請求の範囲第11項又は第12項に記載の半導体装置において、
- 前記nチャネル導電型電界効果トランジスタのチャネル形成領域に応力を発生するために被膜された膜と、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に応力を発生するために被膜された膜において、両者の膜中の結晶性が異なっていることを特徴とする半導体装置。
- 15 14. 請求の範囲第11項又は第12項に記載の半導体装置において、 前記不純物は、前記膜の下部層に到達していないことを特徴とする半 導体装置。
- 15. 半導体基板の一主面の第1の領域にチャネル形成領域が構成された n チャネル等電型電界効果トランジスタと、前記半導体基板の一主面 20 の第1の領域と異なる第2の領域にチャネル形成領域が構成された p チャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、

前記 n チャネル導電型電界効果トランジスタ及び前記 p チャネル導電 型電界効果トランジスタを形成した後、前記 n チャネル導電型電界効果 トランジスタのチャネル形成領域に引っ張り応力を発生させる膜、及び 前記 p チャネル導電型電界効果トランジスタのチャネル形成領域に圧縮 5

10

15

応力を発生させる膜のうち、少なくとも一方の膜を形成する工程を含む ことを特徴とする半導体装置の製造方法。

16. 請求の範囲第15項に記載の半導体装置の製造方法において、

前記膜は、窒化シリコン膜であることを特徴とする半導体装置の製造 方法。

17. 半導体基板の一主面の第1の領域にチャネル形成領域が構成された n チャネル導電型電界効果トランジスタと、前記半導体基板の一主面の第1の領域と異なる第2の領域にチャネル形成領域が構成された p チャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、

前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電 型電界効果トランジスタを形成する工程と、

前記半導体基板の一主両の第1の領域上及び第2の領域上に、前記p チャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を 発生させる絶級膜を形成する工程と、

前記半導体基板の一主面の第2の領域上における前記絶縁膜に不純物 を選択的に導入して、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に発生する圧縮応力を緩和する工程とを含むことを特徴 とする半導体装置の製造方法。

- 20 18. 半導体基板の一主面の第1の領域にチャネル形成領域が構成された n チャネル導電型電界効果トランジスタと、前記半導体基板の一主面の第1の領域と異なる第2の領域にチャネル形成領域が構成された p チャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
- 25 前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタを形成する工程と、

前記半導体基板の一主面の第1の領域上及び第2の領域上に、前記n チャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応 力を発牛させる絶縁膜を形成する工程と、

前記半導体基板の一主面の第1の領域上における前記絶縁膜に不純物 を選択的に導入して、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する引っ張り応力を緩和する工程とを含むことを 特徴とする半導体装置の製造方法。

19. 請求の範囲第18項に記載の半導体装置の製造方法において、

前記不純物の導入は、前記不純物を前記半導体基板に対して垂直にイ オン注入する方法、或いは前記不純物を前記半導体基板に対して斜めに イオン注入する方法で行なうことを特徴とする半導体装置の製造方法。 20.半導体基板に形成されたnチャネル導電型電界効果トランジスタ と、pチャネル導電型電界効果トランジスタとを有する半導体装置であって、

- 前記nチャネル導電型電界効果トランジスタのチャネル形成領域におけるシリコン原子間隔と、前記pチャネル導電型電界効果トランジスタのチャネル領域におけるシリコン原子間隔の大きさ、或いは各々の歪の大きさが異なるような応力を発生させる膜が被膜されていることを特徴とする半導体装置。
- 20 21. 半導体基板に形成されたnチャネル導電型電界効果トランジスタと、pチャネル導電型電界効果トランジスタとを有する半導体装置であって、

前記 n チャネル導電型電界効果トランジスタのチャネル形成領域におけるシリコン原子間隔が、前記 p チャネル導電型電界効果トランジスタ 25 のチャネル領域におけるシリコン原子間隔よりも大きくなる応力を発生させる膜が被膜されていることを特徴とする半導体装置。 10

25

22. 半導体基板に形成されたnチャネル導電型電界効果トランジスタ と、pチャネル導電型電界効果トランジスタとを有する半導体装置であって、

前記ロチャネル導電型電界効果トランジスタ及び前記 p チャネル導電 型電界効果トランジスタのチャネル形成領域に応力を発生させるように 膝が被膝され、

前記膜は、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に発生する応力と、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する応力とが異なるように構成されていることを特徴とする半導体装置。

23. 半導体基板に形成された n チャネル導電型電界効果トランジスタ と、 p チャネル導電型電界効果トランジスタとを有する半導体装置であって、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域に応 15 力を発生させるため被膜された膜中に含まれる不純物濃度と、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に応力を発生さ せるため被膜された膜中に含まれる不純物濃度とが異なることを特徴と する半導体装置。

24. 半導体基板に形成されたnチャネル導電型電界効果トランジスタ
20 と、pチャネル導電型電界効果トランジスタとを有する半導体装置であって、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域に応力を発生させるため被膜された膜と、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に応力を発生させるため被膜された膜において、膜応力を緩和する不純物が少なくとも一方に導入されていることを特徴とする半導体装置。

25. 半導体基板に形成された n チャネル導電型電界効果トランジスタ と、 p チャネル導電型電界効果トランジスタとを有する半導体装置であって、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域に応 5 力を発生させるため被膜された膜と、前記pチャネル導電型電界効果ト ランジスタのチャネル形成領域に応力を発生させるため被膜された膜に おいて、両者の膜中の結晶性の壊れ方が異なることを特徴とする半導体 装置。

2 6. 請求の範囲第20項乃至第25項のうちの何れか一項に記載の半 10 導体装置において、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域に発 牛する応力は引っ張り応力であり、

前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する応力は圧縮応力であることを特徴とする半導体装置。

- 15 27. 請求の範囲第20項乃至第25項に記載の半導体装置において、前記nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタのチャネル形成領域に発生する応力が圧縮応力の場合、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する圧縮応力が、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に発生する圧縮応力よりも大きいことを特徴とする半導体装置。
- 28. 請求の範囲第20項乃至第25項に記載の半導体装置において、前記nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタのチャネル形成領域に発生する応力が引っ張り応力 の場合、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に発生する引っ張り応力が、前記pチャネル導電型電界効果トランジ

スタのチャネル形成領域に発生する引っ張り応力よりも大きいことを特 徴とする半導体装置。

- 29. 請求の範囲第20項乃至第28項に記載の半導体装置において、 前記膜は、ゲート電極又はゲート絶縁膜又は電界効果トランジスタを
- 5 覆う膜で構成されることを特徴とする半導体装置。
  - 30. 請求の範囲第20項乃至第28項に記載の半導体装置において、 前記膜は、前記nチャネル導電型電界効果トランジスタ上と、前記p チャネル導電型電界効果トランジスタ上とで、その膜厚が異なることを 特徴とする半導体装置。
- 10 31.半導体基板に形成されたnチャネル導電型電界効果トランジスタと、pチャネル導電型電界効果トランジスタとを有する半導体装置であって、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域のドレイン電流が流れる方向にかかる残留応力は引っ張り応力であり、

- 前記 p チャネル導電型電界効果トランジスタのチャネル形成領域のドレイン電流が流れる方向にかかる残留応力は圧縮応力であることを特徴とする半導体装置。
  - 32. 半導体基板に形成されたnチャネル導電型電界効果トランジスタと、pチャネル導電型電界効果トランジスタとを有する半導体装置であ

# 20 って、

前記pチャネル導電型電界効果トランジスタのチャネル形成領域のドレイン電流が流れる方向にかかる圧縮応力が、前記nチャネル導電型電界効果トランジスタのチャネル形成領域のドレイン電流が流れる方向にかかる圧縮応力よりも大きいことを特徴とする半導体装置。

25 33.半導体基板に形成されたnチャネル導電型電界効果トランジスタと、pチャネル導電型電界効果トランジスタとを有する半導体装置である。

って、

5

2.0

前記 n チャネル 導電型電界効果トランジスタのチャネル形成領域のドレイン電流が流れる方向にかかる引っ張り応力が、前記 p チャネル 導電型電界効果トランジスタのチャネル領域のドレイン電流が流れる方向にかかる引っ張り応力よりも大きいことを特徴とする半導体装置。

34. 半導体基板に形成された n チャネル導電型電界効果トランジスタ と、 p チャネル導電型電界効果トランジスタとを有する半導体装置であって、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域のド 10 レイン電流が流れる方向におけるシリコン原子間隔は、前記pチャネル 導電型電界効果トランジスタのチャネル形成領域のドレイン電流が流れ る方向におけるシリコン原子間隔よりも大きいことを特徴とする半導体 装置。

35. 半導体基板に形成されたnチャネル導電型電界効果トランジスタ
15 と、pチャネル導電型電界効果トランジスタとを有する半導体装置であって、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域のドレイン電流が流れる方向におけるシリコン原子間隔と、前記pチャネル 導電型電界効果トランジスタのチャネル領域のドレイン電流が流れる方 向におけるシリコン原子間隔の大きさ、或いは各々の歪の大きさが異な ることを特徴とする半導体装置。

36. 請求の範囲第31項乃至第35項のうちの何れか一項に記載の半 適体装置において、

前記nチャネル導電型電界効果トランジスタ及びpチャネル導電型電 25 界効果トランジスタ上に絶縁膜が被膜され、

前記nチャネル導電型電界効果トランジスタ上の前記絶縁膜の応力と、

15

2.0

前記pチャネル導電型電界効果トランジスタ上の前記絶縁膜の膜応力と が異なることを特徴とする半導体装置。

37. 請求の範囲第36項に記載の半導体装置において、

前記nチャネル導電型電界効果トランジスタ上の前記絶縁膜又は前記 5 pチャネル導電型電界効果トランジスタ上の前記絶縁膜の少なくとも一 方に膜応力を緩和する不純物が導入されることを特徴とする半導体装置。 3 8. 半導体基板に形成されたnチャネル導電型電界効果トランジスタ と、pチャネル導電型電界効果トランジスタとを有する半導体装置の製 造方法であって、

前記nチャネル導電型電界効果トランジスタのチャネル形成領域及び pチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力 を発生させる絶縁膜を被離する工程と、

前記nチャネル導電型電界効果トランジスタ上の前記絶縁膜に不純物 を導入して前記絶縁膜の圧縮応力を緩和する工程とを有することを特徴 とする半準体装置の製造方法。

39. 半導体基板に形成されたnチャネル導電型電界効果トランジスタと、pチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、

前記nチャネル準電型電界効果トランジスタのチャネル形成領域及び p チャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応 力を発生させる約綴膜を被膜する工程と、

前記pチャネル導電型電界効果トランジスタ上の前記絶縁膜に不純物を 導入して前記絶縁膜の引っ張り応力を緩和する工程とを有することを特 微とする半準体装置の製造方法。

25 4 0. 請求の範囲第38項又は第39項に記載の半導体装置の製造方法 において、 前記絶縁膜は窒化シリコン膜であることを特徴とする半導体装置の製造方法。

FIG.1






FIG.2





WO 02/43151 PCT/JP01/05633

2/8


FIG.3








WO 02/43151 PCT/JP01/05633



WO 02/43151

4/8


FIG.5



WO 02/43151 PCT/JP01/05633

5/8

FIG.6



10

FIG.7




FIG.8




FIG.9




FIG.10





FIG.11



#### INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/05633

A. CLASSIFICATION OF SUBJECT MATTER Int. Cl H01L27/092, H01L21/8238 According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) H01L27/092, H01L21/8238, H01L29/78, H01L21/336, H01L27/088, H01L21/8234, H01L21/768, H01L21/318 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Kokai Jitsuvo Shinan Koho 1971-2001 Jitsuvo Shinan Koho 1926-1996 Jitsuyo Shinan Toroku Koho 1996-2001 Toroku Jitsuyo Shinan Koho 1994-2001 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) C. DOCUMENTS CONSIDERED TO BE RELEVANT Relevant to claim No. Category\* Citation of document, with indication, where appropriate, of the relevant passages JP 2000-36605 A (Hundai Electronics Ind. Co., Ltd.), 1-6,31-36 Y 02 February, 2000 (02.02.00), 7-10,15-16, 20-22,26-30 Full text; Fig. 8 11-14,17-19, Α & US 6194256 B1 & KR 2000003493 A 23-25,37-40 х JP 2000-36567 A (Hundai Electronics Ind. Co., Ltd.), 1-6,31-36 Y 02 February, 2000 (02.02.00), 7-10,15-16, Full text 20-22,26-30 & US 6211064 A 11-14,17-19, A & KR 2000004591 A 23-25,37-40 JP 11-340337 A (Sony Corporation), 1-6,31-36 х Y 10 December, 1999 (10.12.99), 7-10,15-16, Full text: Figs. 1 to 6 20-22,26-30 & US 20010003364 Al 11-14,17-19, A 23-25,37-40 х JP 2000-183182 A (NEC Corporation), 1-9,15-16,

Full text; Figs. 1 to 4 Further documents are listed in the continuation of Box C.

30 June, 2000 (30.06.00),

See patent family annex.

(Family: none)

Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance

A

Facsimile No.

- "E" earlier document but published on or after the international filing "L" document which may throw doubts on priority claim(s) or which is
- cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other
- "P" document published prior to the international filing date but later than the priority date claimed

later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive

20-22,26-36

10 11-14,17-19,

- document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
- "&" document member of the same patent family

step when the document is taken alone

Date of the actual completion of the international search 25 September, 2001 (25.09.01) Date of mailing of the international search report 02 October, 2001 (02.10.01)

Name and mailing address of the ISA/ Japanese Patent Office

Authorized officer Telephone No.

Form PCT/ISA/210 (second sheet) (July 1992)

### INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP01/05633

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT Category\* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. 23-25,37-40 US 5567642 A (Hyundai Electronics Industories Co., Ltd.), Х 1-7,10,15, 22 October, 1996 (22.10.96), Full text; FIG.2A-2E & JP 08-213481 A 20-22,26-29, 31-36 8-9,16,30 & KR 138959 B1 & DE 19541496 A1 11-14,17-19, Α & GB 2295050 A & GB 2328558 A 23-25,37-40

Form PCT/ISA/210 (continuation of second sheet) (July 1992)

## 発明の属する分野の分類(国際特許分類(IPC))

Int' H01L27/092, H01L21/8238

### B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int' H01L27/092, H01L21/8238, H01L29/78, H01L21/336, H01L27/088, H01L21/8234, H01L21/768, H01L21/318

#### 最小限資料以外の資料で調査を行った分野に含まれるもの

日本国宝田新宏小却 1926-1996年

日本国公開実用新奉公報 1.971-2001年 日本国登録実用新案公報 1994-2001年, 日本国実用新案登録公報 1996-2001年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
X Y	JP 2000-36605 A (現代電子産業株式会社) 2.2月.2000 (02.02.00) 全文,図8	1-6, 31-36 7-10, 15-16,	
A	& US 6194256 B1 & KR 2000003493 A	20-22, 26-30 11-14, 17-19,	
X Y	JP 2000-36567 A (現代電子産業株式会社) 2.2月.2000(02.02.00) 全文	23-25, 37-40 1-6, 31-36 7-10, 15-16,	
A	& US 6211064 A & KR 2000004591 A	20-22, 26-30 11-14, 17-19, 23-25, 37-40	
		20 20, 31-40	

## 区欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

「T」国際出願日又は優先日後に公表された文献であって

「X」特に関連のある文献であって、当該文献のみで発明

の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以

よって進歩性がないと考えられるもの

電話番号 03-3581-1101 内線 3498

出願と矛盾するものではなく、発明の原理又は理論

上の文献との、当業者にとって自明である組合せに

の日の後に公表された文献

の理解のために引用するもの

- \* 引用文献のカテゴリー
- 「A」特に関連のある文猷ではなく、一般的技術水準を示す もの
- 「E」国際出願目前の出願または特許であるが、国際出願目
- 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する
- 文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出版目前で、かつ優先権の主張の基礎となる出顧

# 国際調査報告の発送日

02.10.01

## 国際調査を完了した日

25, 09, 01

特許庁審査官(権限のある職員) 安 田 雅 彦 (上手) 41 9447

「&」同一パテントファミリー文献

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号

様式PCT/ISA/210 (第2ページ) (1998年7月)

関連すると認められる文献 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
JP 11-340337 A (ソニー株式会社)	1-6, 31-36
10.12月.1999(10.12.99)全文,図1-6	7-10, 15-16,
& US 20010003364 A1	20-22, 26-30 11-14, 17-19,
	23-25, 37-40
**	
	1-9, 15-16, 20-22, 26-36
	10
, , , , , , , , , , , , , , , , , , ,	11-14, 17-19,
	23-25, 37-40
US 5567642 A (Hyundai Electronics Industories	1-7, 10, 15,
Co., Ltd.) 22.10月.1996(22.10.96)	20-22, 26-29,
	31-36 8-9, 16, 30
	11-14, 17-19,
& GB 2295050 A & GB 2328558 A	23-25, 37-40
	10.12月.1999 (10.12.99) 全文、図1-6 & US 20010003364 A1 JP 2000-183182 A (日本電気株式会社) 30.6月.2000 (30.06.00) 全文、図1-4 (ファミリーなし)  US 5567642 A (Hyundai Electronics Industories Co., Ltd.) 22.10月.1996 (22.10.96) 全文、FIG.24-2E & JP 08-213481 A & KR 138959 B1 & DE 19541496 A1

Requested Patent: WO0243151A1

Title: SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME;

Abstracted Patent: WO0243151;
Publication Date: 2002-05-30;

Inventor(s):

SHIMIZU AKIHIRO (JP); OOKI NAGATOSHI (JP); NONAKA YUSUKE (JP); ICHINOSE KATSUHIKO (JP) :

Applicant(s):

HITACHI LTD (JP); HITACHI ULSI SYS CO LTD (JP); SHIMIZU AKIHIRO (JP); OKI NAGATOSHI (JP): NONAKA YUSUKE (JP); ICHINOSE KATSUHIKO (JP) ;

Application Number: WO2001JP05633 20010629 ;
Priority Number(s): JP20000356497 20001122 ;

IPC Classification: H01L27/092; H01L21/8238;

Equivalents:

AU6788001, CN1449585, KR20070087135, TW536726B, US2004029323, US2007023843, US7115954;

#### ABSTRACT:

A semiconductor device comprising an n-channel conductivity type field-effect transistor having a channel forming region in a fist region in one major surface of a semiconductor substrate, and a p-channel conductivity type field-effect transistor having a channel forming region in a second region different from the first region in the one major surface of the semiconductor substrate, wherein the inner stress generated in the channel forming region of the n-channel conductivity type field-effect transistor is different from the inner stress generated in the channel forming region of the p-channel conductivity type field-effect transistor. The inner stress generated in the channel forming region of the n-channel conductivity type field-effect transistor is a tensile stress and the inner stress generated in the channel forming region of the p-channel conductivity type field-effect transistor is a compressive stress.